これから先、「独学で考えた赤石CPUの高速化技術解説」の続きを投稿していくうえで、過去に僕が作った赤石CPUが出てくるので、それらの赤石CPUがどんなものなのかを、ここにまとめておきたいと思います。
ですが、今回まとめる赤石CPUは、今から約1年半くらい前の赤石CPUなので、記録が残っている範囲となります…

〜真の初代〜

僕は、2022年1月に赤石を初めましたが、その後赤石のことを調べていったり、LIEN OCなどで赤石CPUのことを教えてもらいました。
そこで、それを自分も作ろうと思いました。
当時の僕は、sammyuriさんのCHUNGUS 2に影響を受けていた部分が大きく、最初から巨大な赤石CPU(もどき)を作っていきました。

この辺のメモリは、2022年の6月15日に作ったメモリです。(黄緑なのは、CHUNGUS 2の影響を受けているからです。)
もともとは、Switchなんだし控えめにしないと…と思って15Byteにしていましたが、途中から信号強度式の32Byteに進路変更したみたいですね()。

6月14日に作った信号強度式ROMです。
当時の僕は、条件分岐の存在を知らなかったので、シーケンシャルアクセスしかできないROMを使っています()。

この17×21のALUは、僕の初めてのALUで、当時の僕にとって革命だったCCAを組み込んでいます。加減算、or、nor、xor、and、nand、右シフト、左シフトが可能で、遅延は
加減算8
xor6
or nor8
and nand7
右シフト8
左シフト7 となっていて、揃っていませんでした。
また、左シフトを加算機で行わずに専用の回路を設置しているあたりも、初心者らしさを感じますね(適当)。

レジスタは、8Byteとなっています。
このレジスタは、当時の371ttiさんのものと同じになっています。

当時の僕は、このCPU(もどき)を作っている途中に、シフト演算以外にローテート演算の存在も知ったので、ローテート演算が行える回路をALUと別に作っていました。

当時の僕は、I/Oポートの存在も知らなかったので、だいぶ適当な感じで赤紫の配線があるだけでした。

そして、なんやかんやでデコーダーなどを白のコンクリートで作っていきました。
ですが、最終的にはSwitchじゃ力不足だったみたいで、回路が全く描写されず、不具合の原因も全く分からなかったので、やめたという感じだったと思います。
今の僕なら、ワールドのランダムなティック速度を4000くらいまで上げたり、多少の工夫はできるようになりましたが、当時はそうもいかなかったので…
そういえば、このころから作業BGM的なのを聞きながらマイクラするようになりました。

スペックはこうなる予定でした
8bit CPU
クロック周波数:不明
ALU:加減算、or、nor、xor、and、nand、右シフト、左シフト
アキュムレータ:無し
レジスタ:8Byte
I/Oポート:インプット・アウトプットそれぞれ1ポート
データキャッシュ:無し
メモリ:32Byte(信号強度式)
命令キャッシュ:無し
ROM:命令128個分(256Byte・信号強度式)
PC:無し(シーケンシャルアクセス)
回路サイズ:不明
高速化技術:不明
日付:2022年6月12〜6月24日?

ちなみに、当時は不要になった回路は、TNTで爆破解体していました。
TNTで壊すのは、三代目まで続いていた気がします()。
Switchなので、すごく重いです…

〜二代目の名無し赤石CPU〜

その後、真の初代の制作は中断されましたが、代わりの赤石CPUを作り始めました。
もちろん、Switchで。

まず着手したのはALUです。
機能としては加算、減算、or、nor、xor、and、右シフトが可能となっており、未だに遅延はずれたままだったようです。
2022年6月24日に撮影した画像なので、真の初代からそんなに経っていないみたいですね。

そして、その後にALUとレジスタを繋げたみたいです。レジスタは、入力A専用の4Byteと入力B専用の4Byteという構成になっています。

そして、6月28日にこうなりました。

当時の僕は
8bit CPU
クロック周波数:0.5hz
ALU:加算、減算、or、nor、xor、and、右シフト
アキュムレータ:無し
レジスタ:8Byte(4Byte×2)
I/Oポート:1ポートずつ
データキャッシュ:無し
メモリ:16Byte
命令キャッシュ:無し
ROM:無し
PC:6bit
サイズ:不明
高速化技術:無し
日付:2022年6月24日〜6月28日?
というスペックで、完成させたつもりだったみたいですが……
そうです、ROMが無いので、結局CPUとしては成り立っていませんでした。

そして、僕はALUとレジスタの部分だけを作ることにハマっていきました()

余談ですが、二代目が出来てからは、赤石テトリスの制作に入っていきましたが、これは結果的に失敗に終わりました。

〜初の横型赤石CPU〜

そして、こんどは田辺魅癒喜さんのCCSH　キャノンコンピュータ・シックスビット・ハーバードに影響されたのか、縦型ではなく2024年2月の時点では唯一の横型赤石CPUを作り始めました。

まぁ、Switchでのサバイバルが重過ぎてまともにできなくて困っていた時に見つけた、田辺魅癒喜さんの擬似量子ビット計算機の動画に影響されて赤石を始めたので、その方の回路の影響を受けての横型だったと思います。

そして、初めての横型赤石CPUの開発は進んでいきましたが、結局未完成のまま終わってしまいました。
たしか、このCPUをワープロに組み込むことも考えていたと思いますが、それも叶わなかった感じですね…
…まてよ、今なら出来るんじゃ？
まぁ、それは置いといて、この赤石CPUのスペックです。
8bit CPU
クロック周波数:不明
ALU:(多分)加減算、インクリ、デクリ、or、nor、xor、and、論理右シフト
アキュムレータ:無し
レジスタ:4Byte(2Byte×2)
I/Oポート:インプット1 アウトプット2?
データキャッシュ:無し
メモリ:無し
命令キャッシュ:無し?
ROM:不明
サイズ:不明
高速化技術:極度細粒化?
日付:7月13日〜2022年8月16日?
たしか、黄緑の記憶回路が二つ並んでいるのは、極度細粒化による擬似的な2コア化のためだったと思います。

〜1hzへの挑戦〜

名もなき三代目から、しばらく立ちましたが、僕はそろそろほんとにちゃんと動く赤石CPUを、1hzで実現させたいと思うようになり始めました。
まぁ、当時はCHUNGUS 2に憧れていたところもあったので、同じ1hzを目指したかったんだと思います。
あと、やっぱ1hzは赤石CPUにとっても、大台ですし。

それで、僕はALUとレジスタの遅延を10遅延に収められるように努力しました。
まぁ、その結果レジスタが入力A用が1つ、入力B用が2つとかいうむちゃくちゃなことになっていましたが…
構造的には、二代目に近いような感じでメモリも繋げて、ROMも繋げました。

なんか…だいぶぐちゃぐちゃな見た目になってますね()。
ちなみに、こちらがスペックです。
8bit CPU
クロック周波数:1,0.1hzの2段階変動式
ALU:加減算、インクリメント、デクリメント、or、not、xor、and、論理右シフト、算術右シフト
アキュムレータ:無し
レジスタ:3Byte(1+2Byte)
I/Oポート:インプット、アウトプット1ポートずつ
データキャッシュ:無し
メモリ:8Byte
命令キャッシュ:無し
ROM:約90Byte(23bit×31)
PC:無し(シーケンシャルアクセスROM×2)
サイズ:不明
高速化技術:無し
日付:2022年?月?日〜9月11日?

ちなみに、ROMはシーケンシャルアクセスROMが二つあるような感じになっていて、フラグの結果によって次はどっちのシーケンシャルアクセスROMを読み出すかを指定するような感じになっています。
まぁ、まだまだ簡易的ですが、だいぶマシになってきました。

まとめ

真の初代
僕の赤石CPU開発はここから始まった。
まだ無知だったのに初心者にありがちな「でかい=すごい」を追い求めてしまった結果
終了日:2022年6月24日

二代目
まともな赤石CPUに、一歩近づいた
だが、まだまだ赤石CPUに関して無知だったため、まともとは言えない出来
2022年6月28日

三代目
僕としては珍しい横型の赤石CPU
横型のデメリットを実際に感じさせてくれた赤石CPU
最終日:2022年8月16日

四代目
だいぶマシになった赤石CPU
ただし、レジスタが合計3Byteだったり、ROMがシーケンシャルアクセス×2というツッコミどころ満載な赤石CPU
最終日:2022年9月11日